Je suis un ingénieur spécialisé dans le calcul haute performance sur FPGA. J'effectue actuellement un stage post-doctoral à l'École de Technologie Supérieure. J'ai complété un diplôme de Ph.D. à l'École Polytechnique de Montréal au département de génie électrique sous la direction du professeur Jean-Pierre David et Jean Mahseredjian. Je suis également chargé de cours et chargé de laboratoire à l'École Polytechnique de Montréal depuis 2004. Mon travail de recherche au doctorat a été réalisé en collaboration avec la compagnie Opal-RT Technologiques, une compagnie montréalaise qui oeuvre dans le domaine de la simulation en temps réel avec matériel dans la boucle. J'y ai également effectué des travaux pour la compagnie RTE sur la simulation en temps réel des convertisseurs multi-niveaux (MMC).

Je me spécialise dans les FPGA et l'arithmétique numérique, et particulièrement expert avec les FPGA de Xilinx. En arithmétique numérique, je possède une expertise des opérateurs arithmétiques de haute performance (basse latence, haut débit), l'arithmétique à virgule flottante et les formats redondants. Je possède également une grande expertise dans le domaine de la simulation sur puce et en temps réel pour des systèmes d'électronique de puissance pour lesquels j'ai développé divers solveurs sur FPGA (algorithmes et processeurs spécialisés).

Enseignement à Polytechnique:
Publications:

Thèse et mémoire: Chapitre de livre: Articles de revue:
  1. Real-Time Simulation of MMCs Using CPU and FPGA
    IEEE Transactions on Power Electronics
  2. Self-alignment schemes for the implemention of addition-related floating-point operators
    ACM Transactions on Reconfigurable Technology
  3. A fully automated reconfigurable calculation engine dedicated to the real-time simulation of high switching frequency power electronic circuits
    Mathematics and Computers in Simulation
  4. A state-space modeling approach for the FPGA-based real-time simulation of high switching frequency power converters
    IEEE Transactions on Industrial Electronics
Articles de conférence:
  1. General-purpose reconfigurable low-latency electric circuit and drive solver on FPGA
    IECON 2012
  2. Effective floating-point calculation engines intended for the FPGA-based HIL simulation
    ISIE 2012
  3. A dual high-speed PMSM motor drive emulator with finite element analysis on FPGA chip with full fault testing capability
    EPE 2011
  4. Reconfigurable floating-point engines for the real-time simulation of PECs: a high-speed PMSM drive case study
    ELECRTIMACS 2011
  5. Floating-point engines for the FPGA-based real-time simulation of power electronic circuits
    IPST 2011
  6. Effective FPGA-based electric motor modeling with floating-point cores
    IECON 2010
  7. FPGA-based real-time simulation of state-space models using floating-point cores
    EPE-PEMC 2010
  8. Performing floating-point accumulation on a modern FPGA in single and double precision
    FCCM 2010
  9. FPGA implementation of non-linear control on hard disk drive,
    ICCA 2009
  10. FPGA-driven pseudorandom number generators aimed at accelerating Monte Carlo methods
    AICCSA 2009
  11. A new hardware architecture for sampling the exponential distribution
    CCECE 2008
Prix et distinctions:
Courriel (poly): tarek.ould-bachir@polymtl.ca
Courriel (perso): tarkoo@gmail.com
Courriel (fancy): ouldbachir@ieee.org (alias pour gmail)
Identifiant Skype: touldbachir Statut
Page Web: www.nyumidea.com

logo poly  Valid XHTML 1.0 Strict
LogoPoly
 708 | Tarek Ould Bachir, ing. Ph.D. — Denière mise à jour: 2014-03-12